Recursos adicionales. Prólogo. 1. Diseño de procesadores. 2. Procesadores segmentados. 3. Memoria y sistemas de E/S. 4. Organización superescalar. 5. Técnicas superescalares. 6. El PowerPC 620. 7. Microarquitectura P6 de Intel. 8. Estudio de los procesadores superescalares. 9. Técnicas avanzadas de flujo de instrucciones. 10. Técnicas avanzadas de flujo de datos de registros. 11. Ejecución de múltiples hebras. Índice.
Este libro es un compendio de muchas técnicas arquitectónicas, que tienen como fin obtener un mayor paralelismo a nivel de instrucción (ILP) y lograr un mejor rendimiento del procesador, que se han propuesto e implementado en las máquinas reales. También se incluyen en este libro otras técnicas avanzadas que tienen su origen en recientes esfuerzos de investigación más allá del ILP con el fin de aprovechar el paralelismo a nivel de hebra (TLP). Todas estas técnicas, así como los principios básicos que subyacen a las mismas, se organizan y presentan dentro de un marco de trabajo claro que permite una sencilla comprensión.
El texto está pensado para un curso de arquitectura de computadores o para un curso específico en diseño de procesadores superescalares. Está escrito a un nivel pensado tanto para seniors como para estudiantes de grado y también es apropiado para su utilización en el entorno profesional.
